一、专利信息：谁在研发？解决什么问题？

先把这份专利的基本信息摆清楚，方便后面理解它的技术分量。

所属公司：应用材料公司（Applied Materials, Inc.），美国半导体设备与工艺方案巨头

专利公开号：US-20260103800-A1

公开日期：2026年4月16日

发明名称：《METHODS OF DEPOSITING METAL-CONTAINING FILMS HAVING A COMPOSITION GRADIENT》，即"具有成分梯度的含金属薄膜沉积方法"

申请号：18/912,044，申请日2024年10月10日

技术分类：国际分类 C23C 16/02，合作分类涵盖 C23C 16/45529、C23C 16/0272、C23C 16/403

它的核心主张很直白：先在衬底上沉积一层"成分梯度薄膜"，再在其上沉积金属膜，金属膜可选铜、钌、钴、钨、钼等，用于互连、封装和高深宽比通孔填充。

这里有一个容易被忽略的点：它真正瞄准的不是"怎么把金属填进去"，而是如何让金属膜在高深宽比结构里"贴得住、长得匀、填得满"。换句话说，它要解决的是先进封装里最让人头疼的那个老大难——TGV/TSV通孔金属化里的粘附、台阶覆盖和电镀缺陷。

二、产业痛点：

为什么传统PVD在高深宽比下不够用了

先进封装里，TGV和TSV都是垂直电气互连结构，差别在衬底材质：

TGV（Through-Glass Via）：穿过玻璃基板的垂直互连

TSV（Through-Silicon Via）：穿过硅基板的垂直互连

二者共同目标，是用垂直金属通路缩短信号路径、提高互连密度，广泛用于晶圆级封装、2.5D/3D集成、射频组件、光电器件和高性能计算模块。

但这类结构有个绕不开的麻烦——深孔或深槽的纵横比越来越高。专利中定义，特征结构的纵横比可达约1:1到150:1，其中高深宽比特征一般指10:1到150:1；TGV和TSV均可独立处于5:1到150:1范围。孔越深、开口越小，薄膜沉积和后续电镀就越难。

传统PVD是很多金属化路线的选择，靠快、成本低、工艺成熟取胜。但它的软肋在于视线式沉积——原子基本沿直线从靶材飞向衬底。到了高深宽比孔里，孔口接收到的沉积通量远高于侧壁和孔底，于是出现"上厚下薄"、侧壁不连续、孔底覆盖不足。更糟的是，孔口沉积太快会把顶部过早封住，形成夹断，后续电镀液进不去，最终留下部分填充、孔洞、缝隙。

专利把问题点得很明白：在高深宽比特征中，传统PVD很难满足种子层台阶覆盖要求；PVD沉积的种子层容易出现部分填充、孔洞、缝隙等缺陷，进而拖累后续电化学沉积填孔。

三、专利的核心思路：

用"成分梯度薄膜"做界面桥梁

这份专利的关键判断是：高深宽比通孔金属化的失效，往往不是单一材料不够好，而是不同材料界面之间缺少连续过渡。

玻璃、硅氧化物、氮化硅、SiOCN这类衬底表面，与铜、钌、钴等金属膜之间，在化学键合、表面能、应力和成核行为上差异巨大。直接溅射金属，常常遇到附着力不足、成核不均、界面分层——尤其玻璃表面光滑又化学惰性，金属种子层更难稳稳扎根。

所以专利给出的方案是插入一层成分梯度薄膜（gradient film），让它在成分、氧化态、金属含量或导电性上连续变化，一头贴近衬底、一头贴近金属膜，充当"化学—结构—电学"三者兼有的过渡桥梁。

具体方法分两步：

在衬底上沉积含金属的成分梯度薄膜

再在其上沉积金属膜

梯度膜所含金属可从铝、钌、钴、锌、钼、钛、钨、钽、锰、铱、铜中选择；金属膜则可选铜、钌、钴、钨、钼中的一种或多种。专利还强调，梯度膜可直接沉积在衬底上，也可先加缓冲层、再加梯度膜，形成更丰富的叠层结构。

四、专利图文解读：

四张原图各管一段工艺逻辑

下面按专利附图的顺序，把每张图在讲什么拆开看。

图1：工艺流程图，把"可选步骤"和"核心步骤"画清楚

Sheet 1给出方法100的整体流程。流程始于操作105——可选地对衬底进行预处理，比如热氮气、氦气、氩气、氧气、臭氧处理，或相应等离子体处理、刻蚀处理。这一步的目的，是调节表面化学状态、去除污染、增加活性位点或改善后续薄膜成核。

接着是操作110——可选沉积缓冲层，材料可为二氧化硅、氮化硅或SiOCN，厚度约5 nm到5 μm。专利指出，缓冲层可用于防止衬底开裂和损伤，尤其适合玻璃、硅、石英等脆性或有应力集中风险的衬底。

随后进入两个核心动作：

操作120：沉积梯度薄膜

操作130：可选沉积种子层，材料可为铜、钌、钴、钨、钼，厚度约1 Å到500 nm

操作140：沉积金属膜，可通过PVD、CVD、ALD或电化学沉积形成，厚度约50 nm到50 μm

这里有个值得品味的细节：专利把"梯度膜沉积"放在"种子层/金属膜沉积"之前，说明它认为真正决定高深宽比通孔可靠性的，往往不是最后那层厚金属，而是底部和侧壁最开始那层能不能连续、能不能粘牢、能不能给后续电镀递上合格的导电界面。

图2：三种截面结构，展示梯度膜的位置弹性

Sheet 2通过2A、2B、2C三种截面，展示梯度膜在不同叠层里的位置。

图2A：衬底202上直接沉积梯度膜204，再直接电化沉积金属膜206——梯度膜同时承担粘附、过渡和导电承接三重角色

图2B：梯度膜204上先沉积种子层205，再电化沉积金属膜206

图2C：衬底202与梯度膜204之间加入缓冲层203，适合衬底表面需要额外保护、应力缓冲或界面改性的场景

梯度膜厚度范围1 Å到500 nm，部分实施中可为5 nm到500 nm，特定示例提到25 nm。这个范围很有意思：太薄可能覆盖不全、梯度过渡不明显；太厚又会吃掉通孔的有效孔径、抬高电阻和成本。选25 nm左右，说明专利在界面控制与工艺代价之间找了一个平衡点。

图3：TGV与TSV的填充示意，痛点全在这两张里

Sheet 3左边是TGV、右边是TSV，分别画出"梯度膜→种子层→金属膜"的三步填充过程。

先看TGV：玻璃通孔侧壁通常为玻璃或氧化物体系，表面惰性较强，金属成核困难。若直接PVD种子层，孔口容易先被封住，孔底和侧壁覆盖不足，后续电镀便可能形成空洞、缝隙或部分填充。专利的思路是先让ALD或CVD形成的梯度膜沿孔壁保形铺展，再承接种子层和电镀铜，从而实现无孔洞、无缝隙填充。

再看TSV：硅通孔常见于2.5D/3D集成和高端逻辑、存储、图像传感器封装。虽然硅本身是半导体，但TSV侧壁通常带氧化物衬垫、阻挡层或介电层，仍需可靠的粘附与连续导电通道。梯度膜在这里的价值，是改善侧壁覆盖、降低界面应力、提升种子层连续性，让铜或其他金属的电化学沉积更稳定。

图4：集成处理系统，暗示这是一条连续生产线

Sheet 4展示处理系统900，由中央转移站、多个处理腔、负载锁定腔、工厂接口、机器人及系统控制器组成。多个腔室可分别承担预处理、缓冲层沉积、梯度膜沉积、种子层沉积、冷却或传递等功能，系统控制器则可存储并执行工艺程序。

这张图透露了一个重要信号：专利不是停留在单个薄膜配方，而是在强调多步工艺的集成能力。对晶圆厂和设备商来说，能否把预处理、梯度膜、种子层、电镀前处理放进同一套连续流程，直接影响成本和良率。

五、材料体系：

梯度膜不是单层，而是一段“连续过渡”

梯度膜的金属可选铝、钌、钴、锌、钼、钛、钨、钽、锰、铱、铜。关键在于，它可以形成氧、金属、氮、硫等元素组成的连续或非突变式过渡，而非简单的一层金属氧化物加一层金属。

专利明确列举了四类梯度形态：

氧成分梯度：例如钌/氧化钌体系、钴/氧化钴体系

氧+金属成分梯度：例如氧化铝/铝钌氧化物/钌体系、氧化铝/铝铜氧化物/铜铝合金体系

氧+氮成分梯度：例如氧化钼/氧氮化钼/氮化钼体系

氧+硫成分梯度：例如氧化钼/氧硫化钼/二硫化钼体系

每一类的用意各不相同：

钌/氧化钌、钴/氧化钴：偏向导电互连和粘附过渡

MoOx/MoOxN/MoN：体现从氧化物、氧氮化物到氮化物的连续变化，可用于阻挡层、导电层或功能过渡层

MoOx/MoOxS/MoS₂：则把氧化物、氧硫化物和硫化物串成梯度，可能在二维材料、低摩擦界面或特殊电子材料里有用途

六、工艺路径：ALD/CVD如何造出"梯度"

梯度膜可用CVD、热CVD、PECVD、ALD、热ALD或PEALD来沉积。专利特别强调，与传统PVD相比，CVD和ALD路线能提供更优的保形性，从而满足高深宽比特征的台阶覆盖要求——这正是它能改善后续电化学沉积、减少孔洞和缝隙的根本原因。

专利给出了一个通用ALD循环结构：

各符号含义：

M1、M2：相同或不同的金属前驱体

R：反应物

a,b,c,d,e,x：循环或脉冲次数

三段分工很清楚：

第一段 (M1/R)a：偏向第一种金属/反应物组合，负责贴近衬底的一侧

第二段 {[(M1/R)b+(M2/R)c]d}x：逐步调整两种前驱体比例，形成中间过渡区

第三段 (M2/R)e：偏向第二种金属/反应物组合，形成更富金属或更导电的一侧

举个具体例子：用含铝前驱体、含钌前驱体和含氧反应物，就能搭建"氧化铝 → 富铝的铝钌氧化物 → 富钌的铝钌氧化物 → 钌"的连续过渡。专利给了一个更具体的ALD示例：以三甲基铝（TMA）/水为铝源循环，以(1-乙基-1,4-环己二烯)(乙苯)钌(0)/氧气为钌源循环，通过逐步改变两类循环的配比，形成多层单分子层结构，最终实现从氧化铝到钌的梯度过渡。

七、关键工艺参数

梯度膜的厚度范围为1 Å到500 nm，部分实施中为5 nm到500 nm，特定示例给出25 nm。

反应物方面，既可是热反应物，也可以是等离子体反应物。氧反应物可选氧气、臭氧、水、一氧化二氮或醇类；醇类可用通式 R1−O−R2，其中 R1、R2独立选自氢、1到12个碳的烷基或芳基，具体示例包括乙醇、叔丁醇。部分实施例中反应物也可为氢气或二乙基锌。

ALD工艺中的吹扫同样关键：

吹扫气体：可选氮气、氦气或氩气

吹扫时间：约0.1秒到30秒，专利列举了0.1–10秒、0.1–5秒、0.5–30秒、0.5–10秒、0.5–5秒、1–30秒、1–10秒、1–5秒、5–30秒、5–10秒、10–30秒等多个区间

这些数字看似琐碎，实则体现了ALD的底层逻辑——前驱体脉冲、反应物脉冲和吹扫必须精确分离，才能避免气相反应、保证表面饱和和自限制生长，从而在深孔里实现保形覆盖。

八、前驱体清单

专利一口气列出了多种金属前驱体，覆盖了从氧化物、金属膜到潜在功能薄膜的广阔范围：

九、创新点到底在哪？

我认为这份专利的创新，不能简单理解成"又一种种子层材料"，而要拆成三个层次来看。

创新点一：把"界面"做成"梯度"，而不是硬碰硬

传统思路是在衬底和金属膜之间放一层粘附层或阻挡层，比如Ti、TaN、Ru或氧化物。但这些层往往成分突变，界面处容易产生应力集中、晶格失配、成核不均或附着力不足。这份专利的高明之处，是让薄膜成分沿厚度方向连续变化——从更像氧化物或氮化物的一端，过渡到更像金属的一端，从而降低界面突变带来的可靠性和工艺窗口问题。

创新点二：把"粘附、过渡、导电"三件事合进一层膜

很多工艺路线要分别沉积粘附层、阻挡层、种子层，每加一层就多一道界面、多一次缺陷风险、多一份成本。专利提出的梯度膜，可在同一个ALD或CVD流程里完成从低导电氧化物/氮化物/硫化物到高导电金属态的转变，既简化了界面管理，又提升了深孔内的保形能力。

创新点三：用ALD/CVD的保形性，专治高深宽比通孔

传统PVD的短板就在高深宽比结构里暴露无遗。专利明确指出，ALD或CVD沉积的梯度膜能更好地满足台阶覆盖要求，从而改善后续电化学沉积，获得更少孔洞和缝隙的填充效果。对TGV和TSV这类深孔互连来说，这恰恰是产业最想要的突破方向。

随着AI芯片、HPC、5G/6G射频模块、CPO共封装光学和三维集成的发展，封装正从"被动承载芯片"走向"主动决定系统性能"。TGV因为玻璃的高电阻率、低介电损耗和低成本潜力，被视为下一代高频和三维集成的重要路线；TSV则在2.5D/3D集成、存储堆叠和高性能逻辑封装里继续扮演关键角色。

但无论TGV还是TSV，金属化的成败都不只取决于最后电镀那一步，而取决于孔壁是否连续、种子层是否均匀、界面是否牢固、应力是否可控。专利正是从这个角度切入，用成分梯度薄膜重新设计"衬底—薄膜—金属互连"的界面体系。

更值得关注的是，专利不仅覆盖单一材料体系，还把铝、钌、钴、锌、钼、钛、钨、钽、锰、铱、铜等金属，以及氧化物、氮化物、硫化物、氧氮化物、氧硫化物等多种化学状态纳入统一框架。这意味着它有潜力从传统铜互连，延伸到钌、钴、钼、钨等新兴互连或功能薄膜体系，适配未来更低电阻、更高可靠性、更复杂三维结构的封装需求。

当然，它要真正落地，仍有几道坎要迈：

沉积速率：ALD优势是保形和精确控制，代价是沉积速率慢。对500 nm甚至更厚的梯度膜，如何平衡保形性、产量和成本，是设备和工艺集成必须回答的问题

电学性能验证：梯度膜若含较多氧化物或非金属成分，整体电阻可能偏高，需要通过金属含量、氧含量、结晶状态和后续退火来优化

可靠性数据：实际量产还要看热循环、电迁移、应力迁移、湿度可靠性、电镀结合力和通孔链良率等一系列数据

设备复杂度：要发挥价值，最好与预处理、缓冲层、种子层和电镀流程紧密集成，而这正是系统集成和工艺调试的难点所在

回到最初的问题——这份专利到底新在哪里？我的判断是：它最大的价值不在发现某种神奇材料，而在于提出了一套面向高深宽比TGV/TSV的"成分梯度薄膜"设计与沉积方法，用ALD/CVD的保形能力改善台阶覆盖，用成分梯度降低界面突变，用可电镀表面承接后续金属填充。

对应用材料而言，这不仅是一份薄膜工艺专利，更可能与先进封装设备平台、沉积—预处理—电镀集成方案深度绑定。对产业而言，它指向一个清晰的趋势：先进封装的竞争，正从"谁能把孔填满"升级为"谁能把孔壁界面工程做到极致"。